Лекция по теме «Язык VHDL» (часть 2)
Преподаватель: Ефремов Николай Владимирович. Дисциплина «Теория автоматов». Кафедра К3 «Прикладная математика, информатика и ...
Мытищинский филиал МГТУ им. Н. Э. Баумана
FPGA. Библия программиста Verilog
fpga #intel #плис #verilog Видео о книге, о одном из двух самых популярных языков описания аппаратуры Verilog для FPGA (ПЛИС). Представляет собой ...
NR.electronics
Возможности цифро аналогового моделирования в PADS Professional
Выполняя моделирование до начала этапа компоновки, трассировки или производства, вы сможете гарантировать, что ваши схемотехнические ...
Mentor PCB Expert
Простой тестбенч на языке Verilog. Запуск симуляции в ModelSim.
Простейший тестбенч на языке Verilog. Запуск симуляции в ModelSim. Создание первого проекта на языке Verilog: https://youtu.be/BnPniEqJjaM ...
Школа Цифрового Дизайна
XILINX Design "Development VHDL" Part 1
XILINX Design "Development VHDL" Part 1.
Evgeniy Petrukhin
Лекция №2 "Языки описания аппаратуры, часть 1"
Добро пожаловать на курс лекций "FPGA для начинающих". На второй лекции мы поговорим про языки описания аппаратуры, рассмотрим их плюсы и ...
НТЦ Метротек
Filter Design HDL Coder
В данном видео рассмотрен процесс получения HDL кода с описанием цифровых фильтров, спроектированных в среде MATLAB. Показана работа с ...
MATLABinRussia
Моделирование процессора MIPS в Simulink
В этом видео вы узнаете о моделировании процессора MIPS в Simulink. Вы увидите, как создается модель однотактового процессора MIPS, ...
MATLABinRussia
ModelSim & Verilog - Язык Проектирования Схем §10
Verilog & ModelSim §10 Введение в моделирование схем: 00:00 - Водное слово; 08:20 - Общий принцип моделирования схем; 21:50 - Обзор вариантов и ...
Jack0v
Gate Level FPGA :: основы проектирования цифровых устройств
ПЛИСкульт привет! А не хотите ли вспомнить, как выглядят комбинационные и синхронные схемы на уровне базовых логических элементов?
FPGA Systems
Simtera. Цифровое моделирование в Delta Design 3.0
В Delta Design 3.0 система цифрового моделирования полностью интегрирована в среду проектирования. В ролике на простом примере показан весь ...
Eremex DD
Сколковская школа синтеза цифровых схем на Verilog - день 2 - Графическая игра
Презентация примера графической игры с параллельно вычисляемыми спрайтами и конечными автоматами для сценария игры. Демонстрация запуска ...
FPGA Systems
Gate Level FPGA-2 :: основы проектирования цифровых устройств
ПЛИСкульт привет! Продолжаем серию стримов-конструкторов, где мы собираем все более сложные схемы из базовых логических элементов not, or, ...
FPGA Systems
Новые возможности поведенческого моделирования и синтеза библиотечных компонентов ПЛИС
О новых возможностях цифрового моделирования и синтеза в базис библиотечных компонентов ПЛИС, которые появятся в Delta Design 3.0, рассказал ...
Eremex DD
Счетчики в языке Verilog
В этом выпуске исследуем работу счетных устройств и применяем их в нескольких экспериментах.
Академия разработчиков
Что такое TinaCloud?
TinaDesignSuite
9. UART на ПЛИС(FPGA). Симуляция, компиляция и проверка работоспособности
Построена система из приемника UART, передатчика и арбитра, который на определенный запрос посылает ответ. Код на VHDL, симуляция в ...
Страничка инженера
Проектирование ПЛИС в Delta Design Simtera: от верификации до синтеза
Разработчик ЭРЕМЕКС Никита Малышев рассказывает о новых возможностях цифрового моделирования, верификации и синтеза ПЛИС, которые ...
Eremex DD
Числа в языке Verilog
Об особенностях записи чисел, процедурных блоках, списках чувствительности и условных операторах.
Академия разработчиков
Verilog - Язык Проектирования Схем §6
Verilog §6 Поведенческое описание: Циклы. Теория автоматов: https://youtu.be/a5kScSNd3es Другие видео на тему: Verilog HDL - язык проектирования ...
Jack0v
Verilog - Язык Проектирования Схем §2
Verilog §2 Потоковое описание Другие видео на тему: Verilog HDL - язык проектирования схем: ...
Jack0v
Сергей Зайченко — Приемочное тестирование в продуктовой компании
Эксперт-лекция Первого института надежного программного обеспечения. Сергей Зайченко "Приемочное тестирование в продуктовой компании".
1IRS
FPGA. Цифровой синтез. Практический курс
Книга представляет собой расширенный практический курс, ориентированный на язык Verilog и обеспечивающий возможность выполнения ...
NR.electronics
Verilog - Язык Проектирования Схем §4
Verilog §4 Поведенческое описание: комбинационные устройства; регистровые устройства. Другие видео на тему: Verilog HDL - язык проектирования ...
Jack0v
Преимущества решений Xpedition и PADS Professional по сравнению с оркад и аллегро
На данном вебинаре мы расскажем об основных преимуществах PADS Professional по сравнению с Оркад и Аллегро. Будет сделан акцент на ...
Mentor PCB Expert
RAM память в языке Verilog
Создаем блоки памяти (RAM), использующие различные ресурсы ПЛИС. Создаем небольшой проект с использованием памяти только для чтения ...
Академия разработчиков
Simtera. Особенности работы отечественного HDL-симулятора, Серей Рыбкин - FPGA конференция
В докладе Сергей рассказывает об отечественном симуляторе Simtera, который является частью программного пакета Delta Design. Рассматриваются ...
FPGA Systems
Возможности HDL-симулятора Simtera. Запись вебинара.
Запись вебинара, посвященного, базовым возможностям HDL-симулятора Simtera: инструментам создания проекта, особенностями работы с ним, ...
Eremex DD
ПЛИС для начинающих: Разбираем задачи из Хэррис и Хэррис: упражнение 4.5: Решение 1
Приступаем к решению упражнения 4.5 из книги "Цифровая схемотехника и архитектура компьютера" авторов Харрис и Харрис. Сегодня мы ...
FPGA Systems
День открытых дверей факультета информационных систем и технологий (ИСиТ)
22 июля, в среду, в 14.00 состоится онлайн-встреча с представителями факультета Информационных систем и технологий (ИCиТ). Эфир проводится в ...
BonchMedia Медиацентр СПбГУТ
Verilog - Язык Проектирования Схем §3
Verilog §3 - Параметрезируемые модули; - Функции; - Конструкции generate. Другие видео на тему: Verilog HDL - язык проектирования схем: ...
Jack0v
11. ПЛИС(FPGA): комбинаторная логика, автомат состояний или свой процессор?
Сравниваются разные способы построения преобразования числа из двоичного в десятичный код: комбинаторная логика, автомат состояний (FSM ...
Страничка инженера
Абрамов С. А. - Сложность алгоритмов - Алгоритмы и задачи проектирования, интегральные схемы
00:00:10 1. Интегральная схема и ее производство 00:12:15 2. Уровни абстракции при проектировании 00:14:56 3. Системный уровень 00:17:52 4.
teach-in
материалы к ЛР1 и 2
Mikhail Grechukhin
Verilog - Язык Проектирования Схем §5
Verilog §5 Поведенческое описание: 1:15 - тактирование и сброс отрицательными сигналами; 5:45 - операторы case, casex, casez; 43:05 - регистровые ...
Jack0v
ПЛИС для начинающих: Задачи из Хэррис и Хэррис: упр. 4.5: Решение 2: Булева алгебра и Карта Карно
Продолжаем разбирать решения для упражнения 4.5 из книги "Цифровая схемотехника и архитектура компьютера" авторов Харрис и Харрис. Сегодня ...
FPGA Systems
Василиса Кистанова: Основы проектирования ПЛИС. Лекция и набор группы
Лекция по основам проектирования программируемых логических интегральных схем (ПЛИС). Обсуждение фундаментальных вопросов плисоводства ...
Кочерга
Quartus Основы №5
Основы работы с САПР Quartus фирмы Altera (Intel). - Pin planner; - Assignment editor; - Virtual pins; - файл настроек *.qsf. Другие видео на тему: ...
Jack0v
Вебинар: Проектирование печатных плат в САПР электроники Delta Design 23.04.2019
Участник консорциума «РазвИТие» компания Эремекс представляет первую современную отечественную систему автоматизированного ...
АСКОН
Новые возможности ANSYS EM 15.0 для задач электромеханики
На вебинаре показаны новые возможности программного обеспечения для моделирования электромагнитного поля ANSYS EM 15.0. Обсудить вебинар ...
cae_expert
Фазовая модуляция на ПЛИС
Про один из самых эффективных способов передачи информации по радиоканалу. Разбираемся с теорией, проводим эксперимент. Статьи на Яндекс.
Академия разработчиков
Quartus Основы №6
Основы работы с САПР Quartus фирмы Altera (Intel). - Настройки Quartus-а и компиляции; - TimeQuest; - Ревизии; - Копирование, архивирование и ...
Jack0v
